Tervezési módszerek programozható logikai alkatrészekkel (VHDL)

2016/17 őszi félév, kedd 12.15-15.45h, (I/417 gépterem)

Tárgykód: VEMIVIB544T

Előadó/Laborvezető: Dr. Vörösházi Zsolt ( Ezt a címet a spamrobotok ellen védjük. Engedélyezze a Javascript használatát, hogy megtekinthesse. )

Tematika /Aláírás feltételek:

Ajánlott segédanyag:
Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) Tankönyvtár Egyetemi jegyzet - Typotex kiadó 2011.

Zh, összesített eredmények ( 2016. december 15. ): icon TMPLD_ZH_eredmenyek

Heti beosztás: frissítés alatt!

hét dátum
Előadás téma
Letölthető gyakorlati anyag
Reg. 2016
szept. 6.
- -
1. szept. 13.

- Bevezetés, tantárgyi követelmények ismertetése

- Programozható logikai eszközök (PLD) és FPGA-k bemutatása.
- FPGA-s fejlesztő rendszerek.
- Beágyazott processzorok (röviden).
icon TM_01_Bevezetes_FPGA_kartyak

icon Digilent ZyBo Fejlesztőkártyákhoz (BSP, XDC lábkiosztások):

XDC (lábkiosztás - GIT master):
ZYBO_Master.xdc

Base System pack:
Vivado Board Files (2015.1)

2. szept. 20.

- Laboron használt FPGA-k: Xilinx Zynq APSoC (FPGA),
- Laboron használt fejlesztő platform: Digilent ZyBo kártya bemutatása

icon TM_01_Bevezetes_FPGA_kartyak

- Tervezési módszerek. Tervezés folyamata.
- HLS: magas szintű szintézis.
- Programozási módok.
- Xilinx Vivado Design Suite használata röviden

icon TM_02_Tervezes_HLS_Programozas
3. szept. 27.
- Fejlesztő szoftverek (Xilinx Vivado, Digilent Adept) ismertetése:
icon TM_03_Xilinx_Vivado_XSim
- Xilinx XSim integrált szimulátor használatának ismertetése

icon TM_lab02_myand2_tb
4. okt.
4.

VHDL alapjai I.
- Nyelv elemei (típusok, signal-ok, változók)
icon TM_04_VHDL_alapjai_I

Kombinációs hálózatok tervezése.
icon TM_lab03_osszeado_3bit
5. okt.
11.
VHDL alapjai II.
- Szekvenciális vs. konkurens szerkezetek.
- Process-ek.
icon TM_05_VHDL_alapjai_II

Kombinációs hálózatok tervezése.
icon TM_lab04_eq4bit

6. okt.
18.

Spec. VHDL szerkezetek.
- Generikusok és generáló struktúrák.
Package-ek, függvények.

icon TM_06_VHDL_Specs_SH

Kombinációs hálózatok tervezése.
- Programozható perifériák használata (pl. LED-ek, nyomógombok, kapcsolók, stb.).

7. okt.
25.

Szekvenciális hálózatok I. tárolók:
(pl. tárolók, regiszterek, számlálók, stb.)

Feladatok:
-counterN bináris számláló
icon TM_lab04_counterN

-clk divider: órajel osztó
icon TM_lab04_clkdiv

-counter4div bináris számláló órajel osztóval
icon TM_lab04_counter4div

8. nov.
1.

okt. szünet

-

9. nov.
8.
Szekvenciális hálózatok II.
- Mealy, Moore FSM.
icon TM_07_VHDL_Specs_SH_gyak.pdf

Feladatok:

- Traffic-light Moore
icon TM_lab05_traffic_moore

- Traffic-light Moore (várakoztatással)
icon TM_traffic_moore_delayed

10. nov.
15.

7-szegmenses kijelzők. (Gyakorlat)

Feladatok.
icon TM_lab07_hex7seg
11. nov.
22.
PWM. (Gyakorlat)
Feladatok.
(Gyári Digilent PWM leírás icon TM_PwmRefComp1)

Megoldás:
icon TM_lab06_PWM.zip
12.

nov.
29.

Összeadó áramkör: N-bites hierarchikus bottom-up tervezése.
Generate struktúrák használata.

Feladatok.
13.

dec.
6.

Komplex feladat.
VGA vezérlő tervezése. (Gyakorlat)

Feladatok.
icon TM_vga_test_640x480
14. dec.
13
.
12:15
ZH (elm + labor gyak) .

ZH beadandó feladat:


PótZH (elm + gyak).
1. vizsgahéten (vizsgán - I/417)
2016. dec. 20. - 12.30 !

 

Vizsga : január 26. icon TMPLD_ZH_gyak


Vizsga (elm + labor gyak) .


Keresés a honlapon