Tervezési módszerek programozható logikai alkatrészekkel (VHDL)

2017/18 őszi félév

Előadás: kedd ~12:00-13:45 (I/207b villamos gépterem)

Gyakorlat-I. csop: kedd 14:00 - 15:30

Gyakorlat-II. csop: kedd 17:00 - 18:30

 


Tárgykód: VEMIVIB544T

 

Előadás-/Labor-vezető: Dr. Vörösházi Zsolt ( Ezt a címet a spamrobotok ellen védjük. Engedélyezze a Javascript használatát, hogy megtekinthesse. )

Tematika /Aláírás feltételek: lásd Neptun tematika

Ajánlott segédanyag:
Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) Tankönyvtár Egyetemi jegyzet - Typotex kiadó 2011.

ZH, összesített eredmények ( x ):

Heti beosztás: frissítés alatt!

hét dátum
Előadás téma
Letölthető gyakorlati anyag
Reg. 2016
szept. 5.
- -
1. szept. 12.

- Bevezetés, tantárgyi követelmények ismertetése

- Programozható logikai eszközök (PLD) és FPGA-k bemutatása.
- FPGA-s fejlesztő rendszerek.
- Beágyazott processzorok (röviden).
icon TM_01_Bevezetes_FPGA_kartyak

icon Digilent ZyBo Fejlesztőkártyákhoz (BSP, XDC lábkiosztások):

XDC (lábkiosztás - GIT master):
icon TM_Zybo_Master.xdc

Base System pack:
icon TM_00_vivado_zybo_master

Digilent Zybo hivatalos weboldal:
Vivado Board Files (2015.2)

Xilinx Vivado telepítési útmutató:
icon TM_Xilinx_Vivado_telepítesi_utmutato_1.0

Vivado HW manager - próba .bit:
icon osszeado_3bit

2. szept. 19.

- Laboron használt FPGA-k: Xilinx Zynq APSoC (FPGA),
- Laboron használt fejlesztő platform: Digilent ZyBo kártya bemutatása

icon TM_01_Bevezetes_FPGA_kartyak

- Tervezési módszerek. Tervezés folyamata.
- HLS: magas szintű szintézis.
- Programozási módok.
- Xilinx Vivado Design Suite használata röviden

icon TM_02_Tervezes_HLS_Programozas
3. szept. 26.
- Fejlesztő szoftverek (Xilinx Vivado, Digilent Adept) ismertetése:
icon TM_03_Xilinx_Vivado_XSim
- Xilinx XSim integrált szimulátor használatának ismertetése

icon TM_lab02_myand2_tb
4. okt.
3.

VHDL alapjai I.
- Nyelv elemei (típusok, signal-ok, változók)
icon TM_04_VHDL_alapjai_I

Kombinációs hálózatok tervezése.
icon TM_lab03_osszeado_3bit
5. okt.
10.
VHDL alapjai II.
- Szekvenciális vs. konkurens szerkezetek.
- Process-ek.
icon TM_05_VHDL_alapjai_II

Kombinációs hálózatok tervezése.
icon TM_lab04_eq4bit

6. okt.
17.

Spec. VHDL szerkezetek.
- Generikusok és generáló struktúrák.
Package-ek, függvények.

icon TM_06_VHDL_Specs_SH

Kombinációs hálózatok tervezése.
- Programozható perifériák használata (pl. LED-ek, nyomógombok, kapcsolók, stb.).

7. okt.
24.

Szekvenciális hálózatok I. tárolók:
(pl. tárolók, regiszterek, számlálók, stb.)

Feladatok:
-counterN bináris számláló
icon TM_lab04_counterN

-clk divider: órajel osztó
icon TM_lab04_clkdiv

-counter4div bináris számláló órajel osztóval
icon TM_lab04_counter4div

8. okt.
31.

okt. szünet

-

9. nov.
7.
Szekvenciális hálózatok II.
- Mealy, Moore FSM.
icon TM_07_VHDL_Specs_SH_gyak.pdf

Feladatok:

- Traffic-light Moore
icon TM_lab05_traffic_moore

- Traffic-light Moore (várakoztatással)
icon TM_traffic_moore_delayed

10. nov.
14.

7-szegmenses kijelzők. (Gyakorlat)

Feladatok.
icon TM_lab07_hex7seg
11. nov.
21.
PWM. (Gyakorlat) -x
Feladatok.
(Gyári Digilent PWM leírás icon TM_PwmRefComp1)

Megoldás:
icon TM_lab06_PWM.zip
12.

nov.
28.

Összeadó áramkör: N-bites hierarchikus


Komplex feladat.

VGA vezérlő tervezése. (Gyakorlat)
icon TM_vga_test_640x480

13.

dec.
5.

 

Gyakorlati minta feladat:

Beadandó "minta" feladat:
icon TMPLD_pot_ZH_gyak_2015_12_12 (1016.18 kB)
14. dec.
12.


PótZH (elm + labor gyak) .

Beadandó feladat:


PótZH (elm + gyak).
előre egyeztetett időpontban.


Vizsga (elm + labor gyak) .


Keresés a honlapon