2024/25 őszi félév
Tárgykód: VEMIVIB334TM
Előadás-gyakorlat:    csütörtök 8:00 - 10:40 (I/317 gépterem), 10p szünet
Előadás/Labor-vezető: Dr. Vörösházi Zsolt ( Ez az e-mail-cím a szpemrobotok elleni védelem alatt áll. Megtekintéséhez engedélyeznie kell a JavaScript használatát. )

Heti tervezett beosztás:

hét	dátum	Előadás téma	Letölthető gyakorlati anyag
Reg.	szept. 5.	-	-
1.	szept. 12.	- Bevezetés, tantárgyi követelmények ismertetése - Programozható logikai eszközök (PLD) és FPGA-k bemutatása. - FPGA-s fejlesztő rendszerek. - Beágyazott processzorok (röviden). TM_01_Bevezetes_FPGA_kartyak (2023)	Digilent ZyBo Fejlesztőkártyákhoz (BSP,  XDC): XDC (FPGA lábkiosztás - GIT master): Zybo-Master.xdc Base System Pack (BSP): Vivado Board Files (2020.1) Digilent Zybo hivatalos weboldal: Zybo Zynq-7000 ARM/FPGA SoC Trainer Board Xilinx Vivado + Zybo telepítési útmutató: TM_00_Vivado_Zybo_Installation_guide Vivado HW manager - bitstream próba .bit: TM_osszeado_3bit VHDL testbench generátor: Online VHDL testbench generátor - Bertrand Gros
2.	szept. 19.	- Laboron használt FPGA-k: Xilinx Zynq APSoC (FPGA), - Laboron használt fejlesztő platform: Digilent ZyBo kártya bemutatása TM_01_Bevezetes_FPGA_kartyak (2020)
3.	szept. 26.	- Tervezési módszerek. Tervezés folyamata. - HLS: magas szintű szintézis. - Programozási módok. - Xilinx Vivado Design Suite használata röviden TM_02_Tervezes_HLS_Programozas (2020)
4.	okt. 3.	- Fejlesztő szoftverek (Xilinx Vivado) ismertetése: TM_03_Xilinx_Vivado_XSim (2020)	- Xilinx XSim integrált szimulátor használatának ismertetése TM_lab02_myand2_tb
5.	okt. 10.	VHDL alapjai I. - Nyelv elemei (típusok, signal-ok, változók) TM_04_VHDL_alapjai_I (2020)	Kombinációs hálózatok tervezése. TM_lab03_osszeado_3bit
6.	okt. 17.	VHDL alapjai II. - Szekvenciális vs. konkurens szerkezetek. TM_05_VHDL_alapjai_II (2020)	Kombinációs hálózatok tervezése. TM_lab04_eq4bit
7.	okt. 24.	VHDL alapjai II. - Process-ek. TM_05_VHDL_alapjai_II (2020)	-
8.	okt. 31.	okt. szünet	-
9.	nov. 7.	Spec. VHDL szerkezetek. - Generikusok és generáló struktúrák. Package-ek, függvények. TM_06_VHDL_Specs_SH (2020)	Kombinációs hálózatok tervezése. - Programozható perifériák használata (pl. LED-ek, nyomógombok, kapcsolók, stb.).
10.	nov. 14.	Szekvenciális hálózatok I. tárolók: (pl. tárolók, regiszterek, számlálók, stb.)(2020)	Feladatok: -counterN bináris számláló TM_lab04_counterN -clk divider: órajel osztó TM_lab04_clkdiv -counter4div bináris számláló órajel osztóval TM_lab04_counter4div
11.	nov. 21	Szekvenciális hálózatok II. - Mealy, Moore FSM.(2020) TM_07_VHDL_Specs_SH_gyak	Feladatok: - Traffic-light Moore: TM_lab05_traffic_moore Traffic-light Moore (várakoztatással) TM_lab05_traffic_moore_delayed_dialight
12.	nov. 28	7-szegmenses kijelzők. (Gyakorlat)(2020) TM_07_VHDL_Specs_SH_gyak PWM. (Gyakorlat)(2020)	Feladatok: 7-segmenses kijelző TM_lab07_hex7seg Gyári Digilent PWM leírás TM_lab06_PwmRefComp1 Megoldása: TM_lab06_PWM_megoldas
13.	dec. 5.	ZH (elmélet)	ZH (Beadandó labor feladat):
14.	dec. 12.	Összeadó áramkör: N-bites hierarchikus(2020) TM_07_VHDL_Specs_SH_gyak	Komplex feladat. VGA vezérlő tervezése. (Gyakorlat) TM_vga_test_640x480
V	Neptunban meghírdetett időpontban	PótZH (elm + gyak): előre egyeztetett időpontban	pótZH (Beadandó labor feladat):