Pannon Egyetem, Műszaki Informatikai Kar
Villamosmérnöki és Információs Rendszerek Tanszék

2019/20 őszi félév

Előadás:    péntek ~  8:15 -    9:45 (I/104 gépterem)
Gyakorlat: péntek 10:00 - 11:30

Tárgykód: VEMIVIB544T

Előadás-/Labor-vezető: Dr. Vörösházi Zsolt ( Ez az e-mail-cím a szpemrobotok elleni védelem alatt áll. Megtekintéséhez engedélyeznie kell a JavaScript használatát. )

Tematika /Aláírás feltételek:

Ajánlott segédanyag:
Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) Tankönyvtár Egyetemi jegyzet - Typotex kiadó 2011.

ZH, összesített eredmények ( frissítve -  ):

Heti tervezett beosztás:

hét dátum Előadás téma Letölthető gyakorlati anyag
Reg. szept. 6. - -
1. szept. 13. - Bevezetés, tantárgyi követelmények ismertetése - Programozható logikai eszközök (PLD) és FPGA-k bemutatása.
- FPGA-s fejlesztő rendszerek.
- Beágyazott processzorok (röviden).
(2019)
Digilent ZyBo Fejlesztőkártyákhoz (BSP,  XDC):
XDC (FPGA lábkiosztás - GIT master):
Zybo-Master.xdc
Base System Pack (BSP):
Vivado Board Files (2015.2)

Digilent Zybo hivatalos weboldal:
Zybo Zynq-7000 ARM/FPGA SoC Trainer Board

Xilinx Vivado telepítési útmutató:


Vivado HW manager - bitstream próba .bit:

VHDL testbench generátor:
Duolos testbench creation

2. szept. 20. - Laboron használt FPGA-k: Xilinx Zynq APSoC (FPGA),
- Laboron használt fejlesztő platform: Digilent ZyBo kártya bemutatása
(2019)
 
3. szept. 27. - Tervezési módszerek. Tervezés folyamata.
- HLS: magas szintű szintézis.
- Programozási módok.
- Xilinx Vivado Design Suite használata röviden
(2018)
 
4. okt. 4. - Fejlesztő szoftverek (Xilinx Vivado) ismertetése:
(2018)
- Xilinx XSim integrált szimulátor használatának ismertetése
5. okt. 11. VHDL alapjai I.
- Nyelv elemei (típusok, signal-ok, változók)
Kombinációs hálózatok tervezése.
6. okt. 18. VHDL alapjai II.
- Szekvenciális vs. konkurens szerkezetek.
- Process-ek.
Kombinációs hálózatok tervezése.
7. okt. 25. Spec. VHDL szerkezetek.
- Generikusok és generáló struktúrák.
Package-ek, függvények.
Kombinációs hálózatok tervezése.
- Programozható perifériák használata (pl. LED-ek, nyomógombok, kapcsolók, stb.).
8. nov. 1. okt. szünet  
9. nov. 8. Szekvenciális hálózatok I. tárolók:
(pl. tárolók, regiszterek, számlálók, stb.)
Feladatok:
-counterN bináris számláló
-clk divider: órajel osztó
-counter4div bináris számláló órajel osztóval
 
10. nov. 15.

Szekvenciális hálózatok II.
- Mealy, Moore FSM.

Feladatok: - Traffic-light Moore:
Traffic-light Moore (várakoztatással)
11. nov. 22. 7-szegmenses kijelzők. (Gyakorlat)
Feladatok:
7-segmenses kijelző
12. nov. 29.
PWM. (Gyakorlat)
 
Gyári Digilent PWM leírás
Megoldása:
13. dec. 6. Összeadó áramkör: N-bites hierarchikus
Komplex feladat. VGA vezérlő tervezése. (Gyakorlat)
icon TM_vga_test_640x480
14. dec. 13.
 8:30 !

 
ZH (elmélet) . ZH (Beadandó labor feladat):
  dec  ?.
? terem
PótZH (elm + gyak). Vizsgahéten, ismétlővizsga. pótZH (Beadandó labor feladat):