2021/22 őszi félév
Tárgykód: VEMIVIB544T
Előadás: péntek ~ 8:15 - 9:45 (I/317 gépterem)
Gyakorlat: péntek 10:00 - 11:30
Előadás-/Labor-vezető: Dr. Vörösházi Zsolt ( Ez az e-mail-cím a szpemrobotok elleni védelem alatt áll. Megtekintéséhez engedélyeznie kell a JavaScript használatát. )
| Tantárgy tematika/feltételek: | |
| Ajánlott segédanyag: | Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) Tankönyvtár Egyetemi jegyzet - Typotex kiadó 2011. |
| Összesített eredmények (frissítve -): |
| Belépés a Moodle rendszerbe: | Link: Moodle |
Heti tervezett beosztás:
| hét | dátum | Előadás téma | Letölthető gyakorlati anyag |
| Reg. | szept. 10. | - | - |
| 1. | szept. 17. | - Bevezetés, tantárgyi követelmények ismertetése - Programozható logikai eszközök (PLD) és FPGA-k bemutatása. - FPGA-s fejlesztő rendszerek. - Beágyazott processzorok (röviden). (2020) |
Digilent ZyBo Fejlesztőkártyákhoz (BSP, XDC): XDC (FPGA lábkiosztás - GIT master): Zybo-Master.xdc Base System Pack (BSP): Vivado Board Files (2020.1) Digilent Zybo hivatalos weboldal: Zybo Zynq-7000 ARM/FPGA SoC Trainer Board Xilinx Vivado + Zybo telepítési útmutató: Vivado HW manager - bitstream próba .bit: VHDL testbench generátor: Online VHDL testbench generátor - Bertrand Gros |
| 2. | szept. 24. | - Laboron használt FPGA-k: Xilinx Zynq APSoC (FPGA), - Laboron használt fejlesztő platform: Digilent ZyBo kártya bemutatása (2020) |
|
| 3. | okt. 1. | - Tervezési módszerek. Tervezés folyamata. - HLS: magas szintű szintézis. - Programozási módok. - Xilinx Vivado Design Suite használata röviden (2020) |
|
| 4. | okt. 8. | - Fejlesztő szoftverek (Xilinx Vivado) ismertetése: (2020) |
- Xilinx XSim integrált szimulátor használatának ismertetése |
| 5. | okt. 15. | VHDL alapjai I. - Nyelv elemei (típusok, signal-ok, változók) (2020) |
Kombinációs hálózatok tervezése. |
| 6. | okt. 22. | VHDL alapjai II. - Szekvenciális vs. konkurens szerkezetek. - Process-ek. (2020) |
Kombinációs hálózatok tervezése. |
| 7. | okt. 29. | okt. szünet | - |
| 8. | nov. 5. | Spec. VHDL szerkezetek. - Generikusok és generáló struktúrák. Package-ek, függvények. (2020) |
Kombinációs hálózatok tervezése. - Programozható perifériák használata (pl. LED-ek, nyomógombok, kapcsolók, stb.). |
| 9. | nov. 12. | Szekvenciális hálózatok I. tárolók: (pl. tárolók, regiszterek, számlálók, stb.)(2020) |
Feladatok: -counterN bináris számláló -clk divider: órajel osztó -counter4div bináris számláló órajel osztóval |
| 10. | nov. 19. |
Szekvenciális hálózatok II. |
Feladatok: - Traffic-light Moore: Traffic-light Moore (várakoztatással) |
| 11. | nov. 26 | 7-szegmenses kijelzők. (Gyakorlat)(2020) PWM. (Gyakorlat)(2020) |
Feladatok: 7-segmenses kijelző Gyári Digilent PWM leírás Megoldása: |
| 12. | dec. 3. | Gyakorlat(2020) |
|
| 13. |
dec. 10. |
ZH (elmélet) |
ZH (Beadandó labor feladat): |
| 14. | dec. 17. | Összeadó áramkör: N-bites hierarchikus(2020) |
Komplex feladat. VGA vezérlő tervezése. (Gyakorlat)  TM_vga_test_640x480 |
| V | Neptunban meghírdetett időpontban |
PótZH (elm + gyak): előre egyeztetett időpontban |
pótZH (Beadandó labor feladat): |