FPGA alapú beágyazott rendszerek

: Módosítás: 2025. február 05.

2024/25 tavaszi félév, csütörtökönként, 8.00 - 11.00 (10p szünet)
(I/317 - gépterem)

Képzés: Mérnök informatikus BSc, Villamosmérnök BSc
Tárgykód: VEMIVIB334BR (0+0+3 lab gyak)
Előadó/Laborvezető: Dr. Vörösházi Zsolt ( Ez az e-mail-cím a szpemrobotok elleni védelem alatt áll. Megtekintéséhez engedélyeznie kell a JavaScript használatát. )
Aláírás feltételek: Lásd Neptun tematika!

Ajánlott segédanyag:
Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) 2011. Typotex kiadó.
(Ajánlott fejezetrészek: 1. fejezet - Beágyazott Rendszerek ismertetése, illetve 2.1 és 2.9-2.10 fejezetrészek)

Tárgy MOODLE oldala: link >>

ZH eredmények (2025. x ):

BER_ZH_eredmenyek

Heti beosztás:

hét	dátum	Előadás téma	Letölthető gyakorlati anyag
1.	febr. 13.	Követelmények ismertetése. Bevezetés. - Beágyazott rendszerek ismertetése: BER_01_Introduction_APSoC ₍₂₀₂₄₎	Digilent ZyBo Fejlesztőkártyákhoz (BSP, XDC): XDC (FPGA lábkiosztás - GIT master): Zybo-Master.xdc Base System Pack (BSP): Vivado Board Files Digilent Zybo hivatalos weboldal: Zybo Zynq-7000 ARM/FPGA SoC Trainer Board Xilinx Vivado telepítési útmutató: BER_00_VITIS_Vivado_Zybo_Installation_guide Vivado HW manager - bitstream próba .bit: TM_osszeado_3bit
2.	febr. 20.	Programozható logikai eszközök (PLD), - Programozási módok, - FPGA-k, - Digilent ZYBO fejlesztő kártya bemutatása: BER_02_FPGAs_ZyBo_platform ₍₂₀₂₄₎	-
3.	febr. 27.	Xilinx Vivado beágyazott rendszer fejlesztő környezet bemutatása. - A fejlesztés-tervezés folyamata. - Embedded Development (Vivado) - IP integráció - Software Development Kit (VITIS SDK), - Beágyazott processzorok (MB, ARM), és buszrendszereik. BER_03_VITIS_Vivado_tools ₍₂₀₂₄₎	-
4.	márc. 6.	Beágyazott alaprendszer (BSB - Base System Builder and Board Bring-Up) összeállítása Vivado-ban LAB 01. BER_04_LAB01_BSB ₍₂₀₂₄₎	Alaptesztek: hello world / memóriateszt/ periféria teszt. Szoftver alkalmazások fejlesztése, tesztelése, hibakeresése (debug) Xilinx VITIS SDK használatával.
5.	márc. 13.	Perifériák hozzáadása #1 (IP adatbázisból) az összeállított BSB alaprendszerhez LAB 02_A. BER_05_LAB02A_GPIO ₍₂₀₂₄₎	LAB02_A: GPIO (PB nyomógombok, DIP kapcsolók): BER_lab2_a_main_TestApp
6.	márc. 20.	Perifériák hozzáadása #2 (IP adatbázisból) az összeállított BSB alaprendszerhez LAB 02_B. BER_06_LAB02B_C_GPIO_PMOD_TMP2 ₍₂₀₂₄₎	LAB02_B: BER_lab2b_led4bit_count BER_lab2b_led4bit_shift BER_lab2b_led4bit_knightrider
7.	márc. 27.	Perifériák hozzáadása #2 (IP adatbázisból) az összeállított BSB alaprendszerhez LAB_02_C. BER_06_LAB02B_C_GPIO_PMOD_TMP2 ₍₂₀₂₄₎	PMOD_TMP2: hőmérsékletmérő szenzor illesztése és tesztelése I2C vezérlővel. LAB02_C: PMOD TMP2 Driver files: BER_PmodTMP2_DriverFiles
8.	ápr. 3.	Saját periféria hozzáadása az összeállított beágyazott alaprendszerhez LAB_03. BER_07_LAB03_PeriphAdd_MyLED ₍₂₀₂₄₎	LED_IP teszt. LAB_03_A: MyLED IP Driver file + corrected Makefile: BER_lab3a_led_ip LAB_03_B: Calculator with MyLED IP BER_lab3a_calc_vaz
9.	ápr. 10.	XADC - System monitor₍₂₀₂₄₎ LAB_04 BER_08_LAB04_XADC	XADC - Xilinx Analog/Digital Converter driver files: BER_lab4_xadc
10.	ápr. 17.	okt. szünet (Húsvét)	-
11.	ápr. 24.	HC_SR04 ultrahang szenzor hozzáadása a beágyazott rendszerhez_{(2024) LAB_05.} BER_09_LAB05_Ultrasonic_sensor	HC_SR04 HDL + SW alkalmazás: BER_09_LAB05_HC_SR04
12.	máj. 1.	okt. szünet (Munka ünnepe)	-
13.	máj. 8.	VGA TFT: VGA vezérlő teszt_{(X 2018)} LAB_05. BER_09_LAB06_VGA PS Private Timer _{(X 2019)} BER_10_LAB07_AdvSW_Timer	Zybo VGA vezérlő sw alkalmazás: BER_lab06_vga_tft BER_lab04_vga_tft.zip (új Vivado) PS SCUTimer: BER_lab07_SCUTimerLed Megoldás: BER_lab07_SCUTimerLed_solution
14.	máj. 15.	Zárthelyi	Beadandó labor feladat Moodle link
V	-(-)	PótZárthelyi (Neptunban meghirdetett időpontban)	Beadandó labor feladat

FPGA alapú beágyazott rendszerek - VEMIVIB334BR