FPGA-alapú beágyazott rendszerek

: Módosítás: 2021. szeptember 09.

2020/21 őszi félév, csüt 16.00 - 19.15 (15p szünet)
(I / 317 - gépterem)

Képzés: Mérnök informatikus BSc, Villamosmérnök BSc
Tárgykód: VEMIVI4144B (0+0+4 lab gyak)
Előadó/Laborvezető: Dr. Vörösházi Zsolt ( Ez az e-mail-cím a szpemrobotok elleni védelem alatt áll. Megtekintéséhez engedélyeznie kell a JavaScript használatát. )
Aláírás feltételek:

BER_Neptun_tematika

Lásd még Neptun.

Ajánlott segédanyag:
Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai eszközök, TÁMOP 4.1.2 (PE MIK, Villamosmérnöki és Információs Rendszerek Tanszék) 2011. Typotex kiadó.
(Ajánlott fejezetrészek: 1. fejezet - Beágyazott Rendszerek ismertetése, illetve 2.1 és 2.9-2.10 fejezetrészek)

Beadandó feladatok (TÁVOKTATÁS): -
ZH/ pótZH (összesített) eredmények ( 2020. - ):

BER_ZH_eredmenyek

Heti beosztás (frissítve 2021. szept 9.):

hét	dátum	Előadás téma	Letölthető gyakorlati anyag
1.	szept. 16.	Követelmények ismertetése. Bevezetés. - Beágyazott rendszerek ismertetése: BER_01_Beagyazott_Bevezetes ₍₂₀₂₀₎	Digilent ZyBo Fejlesztőkártyákhoz (BSP, XDC): XDC (FPGA lábkiosztás - GIT master): Zybo-Master.xdc Base System Pack (BSP): Vivado Board Files (2018.3) Digilent Zybo hivatalos weboldal: Zybo Zynq-7000 ARM/FPGA SoC Trainer Board Xilinx Vivado telepítési útmutató: TM_Xilinx_Vivado_telepítesi_utmutato_1.0 Vivado HW manager - bitstream próba .bit: TM_osszeado_3bit
2.	szept. 23.	Programozható logikai eszközök (PLD), - Programozási módok, - FPGA-k, - Digilent ZYBO fejlesztő kártya bemutatása: BER_02_FPGA_ZYBO ₍₂₀₂₀₎	-
3.	szept. 30.	Xilinx Vivado beágyazott rendszer fejlesztő környezet bemutatása. - A fejlesztés-tervezés folyamata. - Embedded Development - IP integráció - Software Development Kit (SDK), - Beágyazott processzorok (MB, ARM), és buszrendszereik. BER_03_Vivado_Tools ₍₂₀₁₉₎	-
4.	okt. 7.	Beágyazott alaprendszer (BSB - Base System Builder and Board Bring-Up) összeállítása Vivado-ban LAB 01. BER_04_LAB01_BSB ₍₂₀₁₉₎	Alaptesztek: hello world / memóriateszt/ periféria teszt.
5.	okt. 14.	Perifériák hozzáadása #1 (IP adatbázisból) az összeállított BSB alaprendszerhez LAB 02_A. BER_05_LAB02A_GPIO ₍₂₀₁₉₎	LAB02_A: GPIO (PB nyomógombok, DIP kapcsolók): BER_lab2_a_main_TestApp
6.	okt. 21.	Perifériák hozzáadása #2 (IP adatbázisból) az összeállított BSB alaprendszerhez LAB 02_B / LAB_02_C. BER_06_LAB02B_C_GPIO_PMOD ₍₂₀₁₉₎	LAB02_B: BER_lab2b_led4bit_count BER_lab2b_led4bit_shift BER_lab2b_led4bit_knightrider PMOD_TMP2: hőmérsékletmérő szenzor illesztése és tesztelése. LAB02_C: PMOD TMP2 Driver files: BER_PmodTMP2_DriverFiles
7.	okt. 28.	- elmarad
8.	nov. 4.	Saját periféria hozzáadása az összeállított beágyazott alaprendszerhez LAB 03. BER_07_LAB03_PeriphAdd_MyLED ₍₂₀₁₉₎	LAB03_A: MyLED IP Driver files: BER_lab3a_led_ip
9.	nov. 11.	LED_IP teszt. Szoftver alkalmazások fejlesztése, tesztelése, hibakeresése (debug) Xilinx SDK használatával.	LAB03_A: Calculator with MyLED IP BER_lab3a_calc_vaz
10.	nov. 18.	VGA TFT: VGA vezérlő teszt₍₂₀₁₈₎ BER_09_LAB06_VGA	Zybo VGA vezérlő sw alkalmazás: BER_lab06_vga_tft
11.	nov. 25.	XADC - System monitor₍₂₀₁₉₎ BER_08_LAB05_XADC	XADC - Xilinx Analog/Digital Converter driver files: BER_lab5_xadc BER_lab04_vga_tft.zip (új Vivado)
12.	dec. 2.	PS Private Timer ₍₂₀₁₉₎ BER_10_LAB07_AdvSW_Timer	PS SCUTimer: BER_lab07_SCUTimerLed Megoldás: BER_lab07_SCUTimerLed_solution
13.	dec. 9.	Zárthelyi	Beadandó órai feladat:
14.	dec. 16.	Gyakorlás
V1	-(-)	PótZárthelyi=ismétlő vizsga (előre egyeztetve)	Beadandó órai feladat:

FPGA-alapú beágyazott rendszerek - VEMIVI4144B